ไทเกอร์เลค: ชิป 10nm บรรจุแคช l3 มากขึ้น 50%

Tiger Lake-U จะ แสดงความจุแคช L3 เพิ่มขึ้น 50% ซึ่งจะเพิ่มจาก 8MB เป็น 12MB เนื่องจากการโพสต์ของการถ่ายโอนข้อมูลโปรเซสเซอร์โดย @ InstLatX64 บน Twitter นี่หมายถึงการเพิ่มขึ้นของแคช L3 สูงสุด 3MB ต่อคอร์

Tiger Lake-U จะแสดงความจุแคช L3 เพิ่มขึ้น 50%

ตามที่คาดการณ์ไว้ รุ่น Tiger Lake-U เป็นโปรเซสเซอร์ 4 คอร์ที่มี HyperThreading ภาพที่เผยแพร่ยังเผยให้เห็นว่าตัวอย่างทางวิศวกรรมทำงานที่ 3.4GHz ซึ่งเป็นความถี่ที่น่านับถือสำหรับรุ่นก่อนการผลิต

ภาพยังมีธงจำนวนมากแทนชุดคำสั่งที่รองรับ ยืนยันว่ารองรับ AVX-512 ในฐานะ Sunny Cove แต่ดูเหมือนจะไม่มีธง avx512_bf ที่คาดว่าจะได้รับหากสนับสนุน bfloat16 เช่นโปรเซสเซอร์ Cooper Lake Xeon จากต้นปีหน้า

การถ่ายโอนข้อมูลแสดงให้เห็นว่าไทเกอร์คอร์เลค - ยูมีแคช L3 ทั้งหมด 12MB ซึ่งเพิ่มขึ้น 50% สิ่งนี้สอดคล้องกับการออกแบบแคชที่ Intel ได้เปิดเผยสำหรับ Willow Cove ซึ่งเป็นซีพียูหลักของ Tiger Lake แม้ว่าการออกแบบแคชใหม่นั้นมีแนวโน้มที่จะเกี่ยวข้องกับการเปลี่ยนแปลงที่ใหญ่กว่าการเพิ่มขนาดที่เรียบง่าย ตัวอย่างเช่นแคชที่ใหญ่กว่านั้นมีความหน่วงแฝงที่สูงกว่าดังนั้นจึงมีความเป็นไปได้ที่จะมีการปรับค่า capo ให้ต่ำลง

Tiger Lake จะออกวางตลาดในปีหน้า โปรเซสเซอร์เหล่านี้ยังมี กราฟิก ในตัว Gen12 'Xe' ซึ่งจะมีฟังก์ชั่นการแสดงผลใหม่และการอัปเดตชุดคำสั่งที่สำคัญ เราจะแจ้งให้คุณทราบ

แบบอักษร Tomshardware