Tsmc เพื่อเริ่มการผลิตชิป 3 มิติแบบ 'ซ้อน' ในปี 2021

TSMC ยังคงมองไปสู่อนาคตยืนยันว่า บริษัท จะ เริ่มการผลิตจำนวนมากของชิป 3 มิติต่อไปในปี 2021 ชิปใหม่จะใช้เทคโนโลยี WoW (Wafer-on-Wafer) ซึ่งมาจากเทคโนโลยี InFO และ CoWoS ของ บริษัท

TSMC จะเริ่มผลิตชิป 3D

การชะลอตัวในกฎหมายของมัวร์และความซับซ้อนของกระบวนการผลิตขั้นสูงเมื่อรวมกับความต้องการด้านการประมวลผลที่เพิ่มขึ้นในปัจจุบันทำให้ บริษัท ด้านเทคโนโลยีตกอยู่ในภาวะที่กลืนไม่เข้าคายไม่ออก นี้ได้ถูกบังคับที่จะแสวงหาเทคโนโลยีใหม่ ๆ และทางเลือกในการไปลดนาโนเมตร

ตอนนี้ในขณะที่ TSMC เตรียมที่จะผลิตโปรเซสเซอร์โดยใช้การ ออกแบบ 7nm + กระบวนการของโรงงานไต้หวันได้ยืนยันว่าจะเปลี่ยนเป็น ชิป 3D ในปี 2021 การเปลี่ยนแปลงนี้จะทำให้ลูกค้าของคุณ "สแต็ค" CPU หรือ GPU หลาย ๆ ตัวรวมกันภายในแพ็คเกจเดียวกันจึงเพิ่มจำนวนทรานซิสเตอร์สองเท่า เพื่อให้บรรลุสิ่งนี้ TSMC จะเชื่อมต่อเวเฟอร์สองแบบที่แตกต่างกันในเมทริกซ์โดยใช้ TSV (ผ่าน Silicon Vias)

TSMC จะเชื่อมต่อเวเฟอร์สองแบบที่แตกต่างกันของเมทริกซ์โดยใช้ TSV

กองซ้อนตายเป็นเรื่องธรรมดาในโลกการจัดเก็บและ TSMC WoW จะนำแนวคิดนี้ไปใช้กับซิลิคอน TSMC ได้พัฒนาเทคโนโลยีร่วมกับ Cadence Design Systems ในแคลิฟอร์เนียและเทคโนโลยีนี้เป็นส่วนขยายของเทคนิคการผลิตชิป 3D InFO (Integrated Fan-out) และ CoWoS (Chip-on-Wafer-on- พื้นผิว) ของ บริษัท โรงงานประกาศ WoW เมื่อปีที่แล้วและตอนนี้กระบวนการดังกล่าวได้รับการยืนยันสำหรับการผลิตภายใน 2 ปี

มีโอกาสมากที่เทคโนโลยีนี้จะใช้กระบวนการ 5nm อย่างเต็มที่ซึ่งจะช่วยให้ บริษัท เช่น Apple มีชิป มากถึง 10, 000 ล้านทรานซิสเตอร์ที่ มีพื้นที่คล้ายกับของ A12 ปัจจุบัน

แบบอักษรของ Wccftech