Tsmc จะเริ่มการผลิต 5nm ในช่วงครึ่งหลังของปี 2019

ในขณะที่ปัญหา 10nm ของ Intel ยังคงดำเนินต่อไป TSMC ยังคงเดินหน้าไปยังโหนดเล็ก ๆ อย่างต่อเนื่อง ยืนยันแผนการเริ่มต้น 'การผลิตความเสี่ยง' ของโหนด 5nm ในช่วงครึ่งหลังของปี 2019

TSMC จะเริ่มการผลิตความเสี่ยงของโหนดใหม่ที่ 5nm ในปีหน้า

นอกจากนี้ TSMC คาดว่าโหนด 7nm ใหม่จะมีสัดส่วน 20% ของรายได้รวมในปีหน้า แสดงให้เห็นถึงความต้องการอย่างมากสำหรับโหนดกระบวนการระดับแนวหน้าโดย TSMC เป็นผู้นำในการผลิตโหนด 7nm จากนั้น GlobalFoundries หยุด ผลิตพวกเขา

TSMC กำลังวางแผนที่จะพัฒนาโหนด 7nm FinFET 'Plus' ซึ่งใช้เทคโนโลยี EUV สำหรับหลายชั้นในกระบวนการผลิตในขณะที่ 5nm FinFET ใช้เทคโนโลยีต่อไปสำหรับเลเยอร์ที่สำคัญมากขึ้นลดความจำเป็นในหลายรูปแบบ. เทคโนโลยี EUV จะเกิดขึ้นหลังจากการผลิตมวล 7nm เริ่มขึ้น

พวกเขาประมาณการลดพื้นที่ 45% เมื่อเทียบกับ 7nm

การเปลี่ยนแปลงนี้จะช่วยให้ 5nm สามารถเสนอ 'สเกล' ของทรานซิสเตอร์จำนวนมากเมื่อเทียบกับ 7nm โดยมีรายงานเบื้องต้น ประเมินการลดพื้นที่ 45% เมื่อเทียบกับ 7nm FinFET ซึ่งเป็นการปรับปรุง สำคัญ

ตามบริบท แล้วโหนด 7nm FinFET ของ TSMC มีพื้นที่ลดลง 70% เมื่อเทียบกับโหนด 16nm FinFET ทำให้โหนด 5nm มีขนาดเล็กมากแม้ว่าจะคาดว่าจะประหยัดได้ พลังงานและประสิทธิภาพที่เพิ่มขึ้นโดย 5nm นั้นน้อยกว่า 7nm

แบบอักษร Overclock3D