Tsmc พูดคุยเกี่ยวกับกระบวนการผลิตที่ 5nm finfet

กระบวนการผลิต 7nm FinFET (CLN7FF) ใหม่ ของ TSMC ได้เข้าสู่ขั้นตอนการผลิตจำนวนมากดังนั้นโรงหล่อกำลังวางแผน แผนงาน กระบวนการ 5nm ซึ่งคาดว่าจะพร้อมในปี 2020

TSMC พูดคุยเกี่ยวกับการปรับปรุงกระบวนการ 5nm ซึ่งจะใช้เทคโนโลยี EUV

5nm จะเป็นกระบวนการผลิต TSMC แห่งที่สองที่ใช้การพิมพ์หิน Extreme UltraViolet (EUV) ซึ่งช่วยเพิ่มความหนาแน่นของทรานซิสเตอร์ในการขับเคลื่อนได้อย่าง มากโดยลดพื้นที่ 70% เมื่อเทียบกับ 16nm โหนดแรกของ บริษัท ที่ใช้เทคโนโลยี EUV จะเป็น 7nm + (CLN7FF +) แม้ว่าจะใช้ EUV เท่าที่จำเป็นเพื่อลดความซับซ้อนในการปรับใช้ครั้งแรก

เราแนะนำให้อ่านโพสต์ของเราใน สถาปัตยกรรม AMD Zen 2 ที่ 7 nm จะนำเสนอในปี 2018

สิ่งนี้จะทำหน้าที่เป็นขั้นตอนการเรียนรู้สำหรับการใช้ EUV เป็นส่วนใหญ่ในกระบวนการ 5nm ในอนาคตซึ่งจะ ลดการใช้พลังงานลง 20% ด้วยประสิทธิภาพเดียวกันหรือเพิ่มประสิทธิภาพ 15% ด้วยการใช้พลังงานเดียวกันเมื่อเทียบกับ 7nm ที่ซึ่งจะมีการปรับปรุงที่ดีเยี่ยมด้วย 5nm มันจะ ลดพื้นที่ 45% ซึ่งจะช่วยให้วางทรานซิสเตอร์ได้มากขึ้น 80% ในหน่วยพื้นที่เดียวกันมากกว่ากับ 7nm สิ่งที่จะช่วยให้สร้างชิปที่ซับซ้อนมากขนาด เล็กกว่ามาก

TSMC ต้องการที่จะช่วยให้สถาปนิกบรรลุความเร็วสัญญาณนาฬิกาที่สูงขึ้นด้วยเหตุนี้จึงได้ระบุว่า โหมดใหม่ "Extremely Low Threshold Voltage" (ELTV) จะช่วยให้ความถี่ชิปเพิ่มขึ้นถึง 25% แม้ว่าผู้ผลิตจะ มันไม่ได้มีรายละเอียดที่ยอดเยี่ยมเกี่ยวกับเทคโนโลยีนี้หรือชนิดของชิปที่สามารถใช้ได้

แบบอักษรโอเวอร์คล็อก 3d