Western Digital ประกาศตัวประมวลผล risc swerv

Western Digital ทำงานร่วมกับ RISC-V Open Instruction Set Architecture (ISA) ซึ่งใคร ๆ ก็สามารถออกแบบโปรเซสเซอร์ได้โดยไม่ต้องจ่ายค่าลิขสิทธิ์หรือค่าธรรมเนียมใบอนุญาต ในที่สุดก็ได้ประกาศ โปรเซสเซอร์ SweRV RISC-V พร้อมใบอนุญาตโอเพนซอร์ ซ

โปรเซสเซอร์ SweRV RISC-V ใหม่พร้อมลิขสิทธิ์ Open Source

ในปี 2560 บริษัท สัญญาว่าจะเปลี่ยนมาใช้ RISC-V ในผลิตภัณฑ์ประมวลผลการจัดเก็บข้อมูล โดยมีจุดประสงค์เพื่อจัดส่งหนึ่งพันล้านคอร์ในอีกสองปีข้างหน้า Nvidia ได้เริ่มย้ายจากคอร์ที่เป็นกรรมสิทธิ์ไปเป็น RISC-V เพื่อขับเคลื่อนอินพุต / เอาท์พุตบนผลิตภัณฑ์กราฟิก Rambus ใช้ RISC-V สำหรับชิ้นส่วนด้านความปลอดภัย และยังพบวิธีการในคอนโทรลเลอร์หน่วยเก็บข้อมูล SSD

เราขอแนะนำให้อ่านบทความของเราใน Windows 10 ARM จะสามารถเรียกใช้แอปพลิเคชัน 64 บิตได้

แกนหลักของ SweRV นั้นเป็นการนำซูเปอร์คาร์แบบสองทางไปใช้กับตัวแปร 32 บิตของ ISA RISC-V ซึ่งมีท่อส่งเก้าขั้นตอนที่สามารถโหลดคำสั่งหลายขั้นตอนเพื่อดำเนินการพร้อมกันตามลำดับ ในปัจจุบันถูกปรับใช้บนโหนดกระบวนการ 28nm CMOS เคอร์เนลทำงานที่ความเร็วสูงสุด 1.8GHz และได้รับปริมาณข้อมูลประมาณ 4.9 CoreMarks ต่อเมกะเฮิรตซ์

Western Digital ได้ยืนยันว่ามีแผนจะใช้งาน SweRV ในผลิตภัณฑ์ของตัวเอง เท่านั้น มันได้ทำไปแล้วด้วยสองเทคโนโลยีที่รองรับ: SweRV Instruction Set Simulator (ISS) ซึ่งผู้มีส่วนได้เสียสามารถทดสอบเคอร์เนล; และ OmniXtend ซึ่งใช้หน่วยความจำแคชที่สอดคล้องกันบนผ้าอีเธอร์เน็ตโดยมุ่งเน้นที่ทุกอย่างตั้งแต่ CPU ไปจนถึง GPU และตัวประมวลผลร่วมการเรียนรู้ของเครื่อง

SweRV จะเปิดตัวในไตรมาสแรกของปี 2562 และ Western Digital ได้รับการยืนยัน คุณคิดอย่างไรเกี่ยวกับการประกาศตัวโปรเซสเซอร์ SweRV RISC-V นี้พร้อมกับใบอนุญาตแบบโอเพ่นซอร์ส

แบบอักษร Techpowerup