กระบวนการผลิต euv ที่ 7 nm และ 5 nm มีปัญหามากกว่าที่คาดไว้

ความก้าวหน้าในกระบวนการผลิตของชิพซิลิกอนมีความซับซ้อนมากขึ้นสิ่งที่สามารถเห็นได้ด้วย Intel ตัวเดียวกันซึ่งมีความยากลำบากอย่างมากในกระบวนการของมันที่ 10 นาโนเมตรซึ่งทำให้มันยืดอายุการใช้งานของ 14 นาโนเมตร โรงถลุงอื่น ๆ เช่น Globalfoundries และ TSMC มีรายงานว่ามี ปัญหามากกว่าที่คาดการณ์ไว้ในกระบวนการ 7nm และ 5nm ที่ข้าม ขั้นตอนไปตามเทคโนโลยี EUV

ปัญหามากกว่าที่คาดไว้กับกระบวนการ EUV ที่ 7nm และ 5nm

ในฐานะที่เป็น Intel, Globalfoundries และ TSMC มุ่งสู่กระบวนการผลิตที่น้อยกว่า 7nm ด้วยเวเฟอร์ 250 มม. และการใช้เทคโนโลยี EUV พวกเขากำลังเผชิญกับความยากลำบากมากกว่าที่คาดการณ์ไว้ อัตราผลตอบแทนจากกระบวนการที่ 7nm ด้วย EUV ไม่ใช่ที่ที่ผู้ผลิตต้องการจะเป็นสิ่งที่จะต้องเสียภาษีอีกเมื่อย้ายไป 5nm ด้วยความผิดปกติต่าง ๆ ที่เกิดขึ้นในการทดสอบการผลิต มีการกล่าวกันว่า ใช้เวลาหลายวันสำหรับนักวิจัยในการสแกนหาข้อบกพร่องในชิป 7nm และ 5nm

เราขอแนะนำให้อ่านโพสต์ของเราเกี่ยวกับ โปรเซสเซอร์ที่ดีที่สุดในตลาด (เมษายน 2018)

ปัญหาการพิมพ์ที่ หลากหลายเกิดขึ้น ในมิติที่สำคัญ ประมาณ 15nm ซึ่งจำเป็นสำหรับการผลิตชิป 5nm ซึ่งเป็นการผลิตจริงซึ่งคาดว่าจะเกิดขึ้นในปี 2563 ผู้ผลิตเครื่องจักร EUV ASML กำลังเตรียมระบบ EUV รุ่นใหม่ การจัดการกับข้อบกพร่องในการพิมพ์ที่พบเหล่านี้ แต่ ระบบเหล่านั้นไม่คาดว่าจะมีให้จนถึงปี 2024

สิ่งที่กล่าวมาข้างต้นนั้นเป็นความยากลำบากอีกประการหนึ่งที่เกี่ยวข้องกับกระบวนการผลิตบนฐาน EUV ซึ่งเป็นฟิสิกส์พื้นฐานที่อยู่เบื้องหลัง นักวิจัยและวิศวกรยังไม่เข้าใจว่าการโต้ตอบมีความเกี่ยวข้องกันอย่างไรและเกิดขึ้นในการแกะสลักลวดลายที่วิจิตรอย่างยิ่งเหล่านี้ ด้วยแสง EUV ดังนั้นจึงคาดว่าจะเกิดปัญหาที่ไม่คาดฝันขึ้น

แบบอักษร Techpowerup