Tsmc ใช้ขั้นตอนแรกที่ประสบความสำเร็จในการใช้ euv

สารบัญ:
TSMC ผู้นำระดับโลกด้านการผลิตเซมิคอนดักเตอร์และในระดับแนวหน้าของการผลิตขนาด 7 นาโนเมตร เพิ่งประกาศว่ากำลังดำเนินการกับเทคโนโลยี 7nm "N7 +" รุ่นที่ 7 โดยใช้ EUV (ultraviolet ultraviolet lithography)
TSMC ทำงานได้สำเร็จแล้วด้วยเทคโนโลยี EUV และตั้งเป้าไว้ที่ 5nm สำหรับปี 2019
TSMC ได้ประสบความสำเร็จในการสลักการออกแบบ N7 + ครั้งแรกจากไคลเอนต์ที่ไม่ระบุชื่อ แม้ว่าจะยังไม่ครบ EUV แต่ กระบวนการ N7 + จะเห็นการใช้ EUV อย่าง จำกัด สำหรับเลเยอร์ที่ไม่สำคัญมากถึงสี่ชั้น ทำให้ บริษัท มีโอกาสค้นพบวิธีการใช้เทคโนโลยีใหม่นี้ให้ดีที่สุดวิธีเพิ่มการผลิตใน แป้งและวิธีการแก้ไขปัญหาเล็กน้อยที่ปรากฏขึ้นทันทีที่คุณย้ายจากห้องแล็บไปยังโรงงาน
เราแนะนำให้อ่านโพสต์ของเราเกี่ยวกับ ข่าวดีจาก Intel 10 nm ซึ่งเป็นหุ้นของ บริษัท ที่เพิ่มขึ้น
เทคโนโลยีใหม่นี้คาดว่าจะสร้างการบริโภคน้อยลงระหว่าง 6 ถึง 12% และความหนาแน่นที่ดีขึ้น 20% ซึ่งอาจเป็นสิ่งสำคัญอย่างยิ่งสำหรับอุปกรณ์ที่มีข้อ จำกัด เช่นสมาร์ทโฟน การเคลื่อนที่ เกิน 7 นาโนเมตรเป้าหมาย TSMC คือ 5nm เรียกว่า "N5" ภายใน กระบวนการนี้จะใช้ EUV ใน 14 ชั้นและคาดว่าจะพร้อมสำหรับการผลิตจำนวนมากในเดือนเมษายน 2019
จากข้อมูลของ TSMC บล็อก IP จำนวนมากพร้อมใช้งาน N5 ยกเว้น PCIe Gen 4 และ USB 3.1 เมื่อเทียบกับการออกแบบ N7 ซึ่งมีค่าใช้จ่ายเริ่มต้นในช่วง 150 ล้านค่าใช้จ่ายสำหรับ N5 คาดว่าจะเพิ่มขึ้นอีกเป็น 250 ล้าน
ข้อมูลเหล่านี้แสดงให้เห็นว่าความ คืบหน้าในกระบวนการผลิตนั้นยากและมีราคาแพงมากขึ้น โดยไม่ต้องดำเนินการใด ๆ อีกต่อไป GlobalFoundries ประกาศเมื่อเร็ว ๆ นี้ว่า บริษัท กำลังดำเนินการตามกระบวนการที่ 7 นาโนเมตรอย่างไม่มีกำหนด
แบบอักษร TechpowerupTsmc จะเริ่มผลิตชิปที่ 7nm euv ในเดือนมีนาคม

ผู้ผลิตชิปรายใหญ่ที่สุดของโลกพร้อมแล้วที่จะเริ่มต้นผลิตชิป 7nm ตัวแรกด้วยเทคโนโลยี EUV
Tsmc จะผลิตชิป euv n5 สำหรับความหนาแน่นของทรานซิสเตอร์เป็นสองเท่า

การผลิตความเสี่ยงสำหรับโหนด 5nm ของ TSMC หรือที่รู้จักกันในชื่อ N5 เริ่มตั้งแต่วันที่ 4 เมษายนและจะพร้อมอย่างเต็มที่ภายในปี 2564
Tsmc เริ่มจัดส่ง euv n7 + เป็นชิปในหมู่ลูกค้า

TSMC ประกาศในวันนี้ว่ากระบวนการ N7 + จะวางตลาดในปริมาณมากและ บริษัท มีลูกค้าอยู่แล้วรวมถึง AMD